# COMPOUND SEMICONDUCTOR LAMINATION BODY Patent Number: JP2210816 Publication date: 1990-08-22 Inventor(s): SHIKIYOU NOBUAKI Applicant(s): **FUJITSU LTD** Requested Patent: ☐ JP2210816 Application Number: JP19890029697 19890210 Priority Number(s): IPC Classification: H01L21/20; H01L21/205; H01L29/267 EC Classification: Equivalents: Abstract -

PURPOSE:To form a compound semiconductor layer whose crystal lattice constant is larger than gallium arsenide and the like, on a silicon substrate of large area, with excellent crystallizability, by interposing a specified compound semiconductor layer having almost the same crystal lattice constant as the compound semiconductor layer between the silicon substrate and the compound semiconductor layer.

CONSTITUTION:On a silicon substrate 1, a second compound semiconductor layer 2 composed of Ge1-xSnx, mixed crystal of germanium and tin, is formed as a buffer layer, and thereon a compound semiconductor layer 3 is formed. The crystal lattice constant of Ge1-xSnx can be continuously changed by changing the mixed crystal ratio (x). As a result, when the mixed crystal ratio (x) is so selected that the crystal lattice constant of the second compound semiconductor layer 2 coincides with the crystal lattice constant of a compound semiconductor layer 3 to be formed on the layer 2, dislocation is not caused on the interface 5 between the second compound semiconductor layer 2 and the compound semiconductor layer 3. Thereby, a compound semiconductor layer whose crystal lattice constant is larger than gallium arsenide and germanium can be formed on the silicon substrate of large area, with excellent crystallizability.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

⑩特許出願公開

### 平2-210816 四公開特許公報(A)

@Int. Cl. 3

識別記号

庁内整理番号

→ ③公開 平成2年(1990)8月22日

21/20 21/205 29/267 H 01 L

7739-5F 7739-5F

8526-5F

審査請求 未請求 請求項の数 1 (全5質)

段発明の名称

化合物半導体積層体

頭 平1-29697 ②特

願 平1(1989)2月10日 22出

明 止 個発

明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出 顧 人

神奈川県川崎市中原区上小田中1015番地

弁理士 寒川 四代 理 人

1. 発明の名称

化合物半導体積層体

2. 特許請求の範囲

シリコン基版(1)上に化合物半導体層(3) を有する化合物半導体租層体において、

前記シリコン基板(1)と前記化合物半導体層 (3) との間に、前記化合物半導体層 (3) の結 晶格子定数とおゝむね岡一の結晶格子定数を有す るゲルマニウムと錫との選品層(2)が介在され てなる

ことを特徴とする化合物半導体積層体。

3. 発明の詳細な説明

【概要】

結晶性が良好な大面積の化合物半導体積層体に 関し、

ガリウムヒ素、ゲルマニウムより結晶格子定数 の大きな化合物半導体階を、大面積のシリコン基 板上に結晶性が良好となるように形成可能とする ことを目的とし、

シリコン基版上に化合物半導体層を有する化合 物半導体積層体において、前記のシリコン基板と 前記の化合物半導体層との間に、前記の化合物半 排体層の結晶格子定数とおゝむね同一の結晶格子 定数を有するゲルマニウムと錫との混晶層が介在 されてなる化合物半導体機関体をもって構成され

### (産業上の利用分野)

本発明は、化合物半導体積層体の改良、特に、 結晶性が良好な大面積の化合物半導体積層体の改 良に関する。

# (従来の技術)

化合物半導体を用いた電子デバイスは、現在多 用されているシリコン半導体を用いた電子デバイ スよりも高速に信号処理をすることができる特徴 を有している。しかし、化合物半導体には、ガリ ウム、インジュウム等の稀少な金属が使用される ため、価格が高く、また、シリコン基板のような

大面種の基板を製造することは困難であった。

近年、大面積の化合物半導体基板を製造する研 究が種々なされた結果、最近になって、気相成長 法 (CVD法)、分子線結晶成長法 (MBE法) 等の結晶成長法を使用してシリコン基板上に化合。 物半導体層を結晶成長させ、大面積の化合物半導 体基板を製造することが可能になってきた。しか し、結晶成長した化合物半導体層には多くの転位 等の欠陥が含まれ、表面モホロジーが悪くて表面 に凹凸が形成されるため、この化合物半導体層上 に高集積度をもって電子デバイスを形成すること は、現状では不可能である。このように、裏面モ **ホロジーが悪くなる主な原因は、シリコンの結晶** 格子定数と化合物半導体、例えばガリウムヒ素の 結晶格子定数との間には約4%の相違があり、ま た、熱膨張係数も2倍と大きく相違するためと考 えられる。そこで、この問題を解決するために、 シリコン基板とガリウムヒ素層との間にガリウム ヒ君と結晶格子定数が殆ど等しく、また、熱彫張 係数も国等であるゲルマニウムの層を介在させ、

シリコン基板とガリウムヒ素層との間に格子不整合により発生する転位を吸収させる方法が開発された。

#### (発明が解決しようとする課題)

ところが、化合物半導体層ががりウムと素よりも結晶格子定数が大きいインジュウムがリウムと素、インジュウムリン、インジュウムと素、インジュウムアンチモン等である場合には、ゲルマニウム層をパッファ層として介在させても、シリコン基板と化合物半導体層との格子不整合を緩和することができず、界面に発生した転位が化合物半導体層表面にまで達して、デバイスを形成したときの電気的特性を著しく低下させる。

本発明の目的は、ガリウムヒ素、ゲルマニウム より結晶格子定数の大きな化合物半導体層を、大 面積のシリコン基板上に結晶性が良好となるよう に形成可能とすることにある。

# (課題を解決するための手段)

上記の目的は、シリコン基板(1)上に化合物 半導体層(3)を有する化合物半導体積層体において、前記のシリコン基板(1)と前記の化合物 半導体層(3)との間に、前記の化合物半導体層 (3)の結晶格子定数とおいむね同一の結晶格子 定数を有するゲルマニウムと規との混晶層(2) を介在させてなる化合物半導体積層体によって建 成される。この介在させる混晶層は、結晶格子定 数が、シリコンの結晶格子定数から前記の化合物 半導体層(3)の結晶格子定数まで、次類に変化 させてある積層構成(2・21)としてもよい。

### (作用)

### 第1図参照

本発明に係る化合物半導体積層体においては、シリコン基板1の上に、例えばゲルマニウムと場との混晶である Geils Snaよりなる第2の化合物半導体層2をパッファ層として形成し、その上に化合物半導体層3を形成する。 Geils

Sn』は、その混晶比 x の値を変えることにより、結晶格子定数を 5.64613人から 6.48920人まで連続的に変えることができる。 G e n ... Sn』よりなる第2の化合物半導体層 2 の結晶格子定数が、その上に形成される化合物半導体層 3 の結晶格子定数と一致するように混晶比 x を選定すれば、C e n ... Sn』よりなる第2の化合物半導体層 2 と化合物半導体層 3 との界面 5 には転位は発生しない。一方、シリコン基板 1 と G e n ... Sn』よりなる第2の化合物半導体層 2 との結晶格子定数で変換となるので、その界面 4 には結晶格子定数の不整合による転位が多数発生するが、

Ge... Sn. よりなる第2の化合物半導体層2の膜厚を十分厚く形成すれば、Ge... Sn. よりなる第2の化合物半導体層2の表面5に達する転位の数を十分減少させることができる。この結果、化合物半導体層3の表面に達する転位は、シリコン基板1とGe... Sn. よりなる第2の化合物半導体層2との界面4に発生した転位のうちの極く一部だけとなる。

# 第 1 妻 各物質の<u>格子定数</u>

•	指子定數
シリコン	5.43095
ゲルマニウム	5.64613
- 3	6.48920
ガリウムヒ素	5.6533
インジュウムヒ素	6.0584
インジュウムアンチモン	6.4794
インジュウムリン	5.8686
ガリウムアンチモン	6.0959

このように、Cens Snsよりなる化合物半導体層 2 は、第1衷に示すインジュウムヒ素、インジュウムアンチモン、インジュウムヒ素 ガリウムアンチモン、または、インジュウムヒ素とがリウムヒ素との間の格子定数を有するインジュウム 大きい格子定数を有する化合物半導体層を成長させるときのバッファ層として両者の界面 5 に新たに転位等の欠陥

が発生するのを防ぐとともに、シリコン基板1と 第2の化合物半導体層2との界面4に発生した転位が化合物半導体層3の表面に達するのを抑制するので、化合物半導体層3の表面モネロジーは極めて平坦となり、そこに形成されるデバイスの電気的特性は良好となる。

なお、シリコン基版1と化合物半導体層3との間に少なくとも2層の化合物半導体層を介在させ、その格子定数をシリコン基板1の格子定数から化合物半導体層3の格子定数まで次第に変化させれば、各界面の格子不整合は縮小され、各界面に発生する転位が減少して、化合物半導体層3の表面チェロジーはさらに平坦となる。

### (実施例)

以下、図面を参照しつい、本発明の二つの実施 例に係る化合物半導体積層体について説明する。

# 第1例

# 第2图参照

シリコン基板 1 上に、 G e e . 1 \* S n e . 1 \* よりなる化合物半導体層 2 と l n e . 1 \* G a e . 2 \* A 3 層 3 と l n P 層 6 とを形成したものであり、その製造方法を以下に説明する。

シリコン基板 1 上に倒えばテトラメチルゲルマニウムとテトラメチル線とを使用してなす有機金属気相成長法 (MOCVD法)を使用して、Gee.1\*Sno.1\*よりなる化合物半導体層2を1mo厚程度に形成し、その上に、例えばトリメチルインジュウムとトリメチルガリウムとでで用してなすMOCVD法を使用して1no.1\*3 Gao.1\*A S層 3 と 1 n P 層 6 との結晶格子定数はそれぞれ5.8686人となり、同一であるため、これらの層の

界面5・7には格子不整合による転位は発生とのい。シリコン基板1とGeo.veSno.se層2との界面4には格子不整合による転位が発生するが、Geo.veSno.se層2の厚さを1m厚程度改進にはなった。Sno.se層2の皮をできることができるしたのである。なることができるした。日nP層6とGeo.veSno.se層2の皮が中間によってもられることができない。Ceo.veSno.se層2の皮が中間によってもられることができない。P層6の皮面ではカンーが平坦になる。

# 第2例

# 第3图参照

シリコン基板1上にMOCVD法を使用して

なお、上紀実施例では、いずれもMOCVD法によるGeSn層の成長は300~550 ての温度にて行う。300でより低いと成長層が形成できず550 でより高くなるとSnの落発が起こり良好な結晶が得られない。

2、3、6、21···化合物半導体層、 4、5、7、8、9···界面。

代理人 弁理士 寒川城一

### (発明の効果)

以上説明せるとおり、本発明に係る化合物半導体積層体においては、シリコン基板と化合物半導体層との間に、化合物半導体層の結晶格子定数とおいたわ同一の結晶格子定数を有する第2の化合物半導体層を介在させてなることにより、シリコン基板と化合物半導体層との格子不整合を緩和し、転位の発生を低減することができるので、ガリウム・ディックは高格子定数の大きい化合物半導体層を大面積のシリコン基板上に結晶性が良好となるように形成することができる。


### 4. 図面の簡単な説明


第1図は、本発明に係る化合物半導体積層体の原理説明図である。

第2回は、本発明の第1実施例に係る化合物半導 体積層体の説明図である。


第3回は、本発明の第2実施例に係る化合物半導体積層体の説明図である。

### 1・・・シリコン基板、





化合物半導体積層体 第 2 図



化合物半導体積層体

第 3 図